Cómo planteo un proyecto con FPGA en entorno industrial: un caso real orientado a validación

1. Introducción

En muchos proyectos basados en FPGA el foco inicial suele estar en:

  • elección del dispositivo
  • recursos lógicos
  • velocidad
  • herramientas

Mi experiencia es que eso es secundario.

En sistemas industriales reales —y especialmente cuando el sistema tiene implicaciones de seguridad o ciclo de vida largo— la pregunta inicial es otra:

¿Cómo voy a demostrar que esto funciona en todos los escenarios relevantes?


2. Contexto del caso real

Ejemplo genérico (sin información confidencial):

Sistema ferroviario con:

  • Lógica de control crítica
  • Interfaces redundantes
  • Requisitos temporales estrictos
  • Integración con subsistemas externos

Restricciones:

  • Vida útil > 20 años
  • Obsolescencia previsible
  • Certificación obligatoria
  • Trazabilidad completa requisito-test

3. Paso 1 – Requisitos verificables antes de escribir VHDL

Antes de arquitectura:

  • Latencia máxima permitida
  • Comportamientos en fallo
  • Escenarios límite
  • Estados observables

Si un requisito no puede probarse, no se implementa aún.


4. Paso 2 – Arquitectura pensada para validar

Decisiones estructurales:

  • Separación clara de dominios funcionales
  • Interfaces explícitas
  • Señales de observabilidad internas
  • Modularidad que permita test incremental
  • Capacidad de simulación parcial

Diseñar solo para cerrar timing es un error.
Diseñar para demostrar comportamiento es el objetivo.


5. Paso 3 – Estrategia de verificación incremental

No espero al bitstream final.

Proceso:

  1. Simulación de módulos aislados
  2. Simulación de integración parcial
  3. Validación de escenarios límite
  4. Emulación cuando aplica
  5. Integración progresiva con sistema real

Cada paso genera evidencia técnica acumulativa.


6. Lo que no hago

  • No implemento todo y valido al final.
  • No confío en que “ya se verá en integración”.
  • No diseño sin pensar cómo observar el sistema.

7. Conclusión

En FPGA industrial real:

Cerrar bitstream no es el hito.
Demostrar comportamiento lo es.

La validación no es una fase.
Es una propiedad del diseño.


Cierre

Más reflexiones sobre arquitectura, simulación y validación industrial en:

https://www.plazarobotica.es/blog